EP1C6Q240C8N IC FPGA 185 I/O 240QFP

Popis

Zariadenia Cyclone® obsahujú dvojrozmernú riadkovú a stĺpcovú architektúru na implementáciu vlastnej logiky.Stĺpcové a riadkové prepojenia rôznych rýchlostí poskytujú signálové prepojenia medzi LAB a vstavanými pamäťovými blokmi.Logické pole pozostáva z LAB s 10 LE v každom LAB.LE je malá jednotka logiky poskytujúca efektívnu implementáciu funkcií užívateľskej logiky.Laboratórne funkcie sú v zariadení zoskupené do riadkov a stĺpcov.Cyklónové zariadenia sa pohybujú medzi 2 910 až 20 060 LE.Bloky M4K RAM sú skutočné dvojportové pamäťové bloky so 4K bitmi pamäte plus paritou (4 608 bitov).Tieto bloky poskytujú vyhradenú skutočnú dvojportovú, jednoduchú dvojportovú alebo jednoportovú pamäť so šírkou až 36 bitov pri frekvencii až 250 MHz.Tieto bloky sú zoskupené do stĺpcov naprieč zariadením medzi určitými laboratóriami.Zariadenia Cyclone ponúkajú 60 až 288 kbitov vstavanej pamäte RAM.Každý I/O kolík zariadenia Cyclone je napájaný I/O prvkom (IOE) umiestneným na koncoch radov a stĺpcov LAB po obvode zariadenia.I/O piny podporujú rôzne jednostranné a diferenciálne I/O štandardy, ako je 66- a 33-MHz, 64- a 32-bitový PCI štandard a LVDS I/O štandard s rýchlosťou až 640 Mbps.Každý IOE obsahuje obojsmernú I/O vyrovnávaciu pamäť a tri registre na registráciu vstupných, výstupných a výstupných signálov.Dvojúčelové kolíky DQS, DQ a DM spolu s oneskorovacími reťazcami (používané na fázové zarovnanie signálov DDR) poskytujú podporu rozhrania s externými pamäťovými zariadeniami, ako sú zariadenia DDR SDRAM a FCRAM s frekvenciou až 133 MHz (266 Mbps).Cyklónové zariadenia poskytujú globálnu sieť hodín a až dve PLL.Globálna sieť hodín pozostáva z ôsmich globálnych hodinových línií, ktoré sa pohybujú po celom zariadení.Globálna sieť hodín môže poskytovať hodiny pre všetky zdroje v zariadení, ako sú IOE, LE a pamäťové bloky.Globálne hodinové čiary môžu byť tiež použité pre riadiace signály.Cyklónové PLL poskytujú univerzálne taktovanie s násobením hodín a fázovým posunom, ako aj externými výstupmi pre podporu vysokorýchlostných diferenciálnych I/O.